Actualité

Photonique sur silicium : le moteur technologique de l'IA et du calcul haute performance

TechInsights publie un rapport Essentials consacré à la photonique sur silicium (SiPho), désignée comme l'épine dorsale des calculateurs HPC et des accélérateurs IA.

Photonique sur silicium : le moteur technologique de l'IA et du calcul haute performance

Le document détaille les blocs constitutifs des circuits intégrés photoniques (PIC) et les techniques d'encapsulation avancée qui rendent possible l'optique co-packagée (CPO). Pour les fabricants de dispositifs médicaux intégrant des fonctions optiques — imagerie, OCT, biocapteurs — l'enjeu immédiat se situe moins dans la puce que dans la maturité de la chaîne de test ATE qui déterminera les volumes livrables.

Architecture et verrou d'intégration

La SiPho repose sur des wafers SOI (silicon-on-insulator) qui accueillent simultanément guides d'onde, modulateurs, photodétecteurs et structures passives. La compatibilité avec les procédés CMOS existants permet de mutualiser les lignes de fabrication, mais les fonctions photoniques et électroniques restent physiquement séparées: elles occupent des dies distincts au sein du même boîtier, reliés par des interconnexions courtes. Les offres de fonderie sont opérationnelles chez GlobalFoundries, Intel et TSMC, ce qui constitue un socle industriel suffisant pour des productions de volume.

La valeur réelle se joue dans l'encapsulation. La CPO rapproche l'interconnexion optique du processeur, ce qui abaisse à la fois la latence et la consommation énergétique par bit transmis. Pour une plateforme de diagnostic optique, cela se traduit par des densités d'intégration plus élevées et une dissipation thermique mieux maîtrisée — deux paramètres qui pèsent directement sur le coût total de possession et la fiabilité long terme de l'instrument.

Le test, maillon critique

D'après thelec.net, Advantest a présenté une cellule de test intégrée destinée à supporter la production en volume de composants SiPho. L'annonce cible précisément le goulet d'étranglement que représente la caractérisation électro-optique des PIC sur chaîne de production. Sans solution ATE unifiée, le coût de test grève les marges et plafonne les cadences — un point de vigilance pour tout industriel évaluant l'intégration de sous-ensembles photoniques dans un dispositif médical soumis à traçabilité unitaire.

Verdict de banc

Pour un porteur de projet medtech, trois critères techniques commandent la décision: conformité CMOS des procédés foundry (limitant le coût de qualification fournisseur), disponibilité d'un portefeuille ATE mature — Advantest et ses concurrents — et feuille de route CPO documentée chez au moins un des trois fondeurs cités. Les autres considérations — souveraineté, approvisionnement, propriété intellectuelle — relèvent de l'analyse de risque classique et sortent du périmètre strict du banc d'essai.